DIPTYPE	BODY NAME	# BODIES	TOTAL DIPS

74H183	74183		  8		  4

74S00	~∧2		  25
	~∨2		  6		  8

74S04	INV		  48		  8

74S10	~∧3		  2		  1

74S11	∧		  16
	~∨~		  3		  7

74S20	~∨4		  1		  1

74S64	AOI		  3
	AOI2		  11		  14

74S74	TYPED		  15		  8

74S133	~∧BB		  1		  1

74S140	S140		  4		  2

74S157	74157		  2		  2

74S174	74174		  13		  13

74S180	74180		  8		  8

74S251	74251		  10		  10

			  GRAND TOTAL =	  87

CONS	PADDLE	# PINS	TOTAL PINS
	  "A"	  203	  203


RUNS WITH NO OUTPUTS


108 UNNAMED SIGNALS!

(CONSOLE DATA SEL)
C-C DAT 40
CONSOLE DATA PAR
GND
HI
M-DAT BUF 0 PAR
M-DAT BUF 1 PAR
M-DAT BUF 2 PAR
M-DAT BUF 3 PAR


RUNS WITH NO INPUTS


44 UNNAMED SIGNALS!

A
M-BOX STOP CROCK AT B1
R ERR 0
R ERR 1
R ERR 2
R ERR 3


EDGE CONNECTOR RUNS WITH NO OUTPUTS

¬#0 INVALID
¬#1 INVALID
¬#2 INVALID
¬#3 INVALID
#X INVAL PAR CHK
(IOT CLR PAR ERRS)
4X72 EVEN PAR
4X72 ODD PAR
BUS 0 DATA PAR
BUS 1 DATA PAR
C-C CLR PAR
C-C STB RQL REG
C-I/O(LATE)
CACHE-DUMP(LATE)
CALB 11
CALB 12
CALB 13
CALB 14
CALB 15
CALB 16
CALB 17
CALB 18
CALB 19
CALB 20
CALB 21
CALB 22
CALB 23
CALB 24
CALB 25
CALB 26
CALB 27
CALB 28
CALB 29
CALB 30
CALB 31
CALB 32
CALB 33
CALB 34
CALB 35
CC A
CC A1B0
CC B
CC B1C0
CC C1A0
CODL EVEN PAR 0
CODL EVEN PAR 12
CODL EVEN PAR 16


EDGE CONNECTOR RUNS WITH NO OUTPUTS

CODL EVEN PAR 20
CODL EVEN PAR 24
CODL EVEN PAR 28
CODL EVEN PAR 32
CODL EVEN PAR 4
CODL EVEN PAR 8
CODL ODD PAR 0
CODL ODD PAR 12
CODL ODD PAR 16
CODL ODD PAR 20
CODL ODD PAR 24
CODL ODD PAR 28
CODL ODD PAR 32
CODL ODD PAR 4
CODL ODD PAR 8
CONS DATAB 0
CONS DATAB 1
CONS DATAB 10
CONS DATAB 11
CONS DATAB 12
CONS DATAB 2
CONS DATAB 3
CONS DATAB 4
CONS DATAB 5
CONS DATAB 6
CONS DATAB 7
CONS DATAB 8
CONS DATAB 9
DUMP-2
DUMP-2(LATE)
E-FET
E-FET(LATE)
E-STO(LATE)
EVEN PAR DO CHK
FETCH ADDRS 34
FETCH ADDRS 35
I-FET(LATE)
I DATA TO B
¬LEGAL USE BITS
M-STO
M-STO #0
M-STO #1
M-STO(LATE)
M0 3PAR 1
M0 3PAR 2
M0 3PAR 3
M0 INVAL PAR CHK


EDGE CONNECTOR RUNS WITH NO OUTPUTS

M0 NDWRT PAR CHK
M1 3PAR 1
M1 3PAR 2
M1 3PAR 3
M1 INVAL PAR CHK
M1 NDWRT PAR CHK
M2 3PAR 1
M2 3PAR 2
M2 3PAR 3
M2 INVAL PAR CHK
M2 NDWRT PAR CHK
M3 3PAR 1
M3 3PAR 2
M3 3PAR 3
M3 INVAL PAR CHK
M3 NDWRT PAR CHK
MAP CY(LATE)
¬MEM INT FREE(LATE)
ODD PAR DO CHK
R-DAT 0 PARITY 0
R-DAT 0 PARITY 12
R-DAT 0 PARITY 16
R-DAT 0 PARITY 20
R-DAT 0 PARITY 24
R-DAT 0 PARITY 28
R-DAT 0 PARITY 32
R-DAT 0 PARITY 4
R-DAT 0 PARITY 8
R-DAT 1 PARITY 0
R-DAT 1 PARITY 12
R-DAT 1 PARITY 16
R-DAT 1 PARITY 20
R-DAT 1 PARITY 24
R-DAT 1 PARITY 28
R-DAT 1 PARITY 32
R-DAT 1 PARITY 4
R-DAT 1 PARITY 8
R-DAT 2 PARITY 0
R-DAT 2 PARITY 12
R-DAT 2 PARITY 16
R-DAT 2 PARITY 20
R-DAT 2 PARITY 24
R-DAT 2 PARITY 28
R-DAT 2 PARITY 32
R-DAT 2 PARITY 4
R-DAT 2 PARITY 8
R-DAT 3 PARITY 0


EDGE CONNECTOR RUNS WITH NO OUTPUTS

R-DAT 3 PARITY 12
R-DAT 3 PARITY 16
R-DAT 3 PARITY 20
R-DAT 3 PARITY 24
R-DAT 3 PARITY 28
R-DAT 3 PARITY 32
R-DAT 3 PARITY 4
R-DAT 3 PARITY 8
¬R DAT BUF 0 STB
¬R DAT BUF 1 STB
¬R DAT BUF 2 STB
¬R DAT BUF 3 STB
READ-AROUND
READ-AROUND(LATE)
¬SEL MB0
¬SEL MB2
ST-CHK(LATE)
STORE-THROUGH(LATE)
VID ADR 0
VID ADR 1
VID ADR 2
VID ENBL X


EDGE CONNECTOR RUNS WITH OUTPUTS

(CSDS SEL 1)
(CSDS SEL 2)
(CSDS SEL 3)
(CSDS SEL 4)
(PAL SEL)
BUS 0 OUT DATA PAR
BUS 1 OUT DATA PAR
C-C WRT UB00
C-C WRT UB01
C-C WRT UB10
C-C WRT UB11
C-C WRT UB20
C-C WRT UB21
C-C WRT UB30
C-C WRT UB31
CAL LB SPECIAL
CSDS EVEN PAR
CSDS ODD PAR
ENABLE C-C TO CWDAT
ENABLE C-C TO DATA
ENBL C-C TO WRT CON
¬M-BOX STOP CROCK AT B1
¬M-STO BUF 0-1 STB
¬M-STO BUF 2-3 STB
PAR CC TP1
PAR CC TP10
PAR CC TP2
PAR CC TP3
PAR CC TP4
PAR CC TP5
PAR CC TP6
PAR CC TP7
PAR CC TP8
PAR CC TP9
PAR ERR
R-DAT 0 PARITY BIT
R-DAT 1 PARITY BIT
R-DAT 2 PARITY BIT
R-DAT 3 PARITY BIT
WRT UB FROM C-C


RUNS WITH NO INPUTS OR OUTPUTS

BUF
C-C PULSE (+)
S140 ~∨


RUNS WITH WIRE OR WARNINGS

¬M-STO BUF 0-1 STB
¬M-STO BUF 2-3 STB
PAR STB


RUNS WHICH ARE OVERLOADED

¬PAR CLR